編者注：在電源設計中，其實每個人在設計時候的出發點都是好的，但是如何讓事情往自己想象的方向發展還是蠻難的。
對于目前電路板級的電源系統，我們一般將其稱為一個電源傳輸/分配系統 (PDS)，并且可將此系統分為電源端(VRM) 和用電芯片端
(Sink)兩部分。對于電源的AC特性，我們常常會想到電源紋波，有時也會稱為電源噪聲，噪聲與紋波往往會被大家混為一談，其實噪聲和紋波是有區別的。
電源紋波指標是開關電源模塊或者 DC/DC 的一項很重要的參數。
電源紋波可以理解為電源模塊包括
VRM輸出電壓波動，和復雜的供電網絡無關，或者說是電源輸出的源端的電壓的波動。電源噪聲則是指電源模塊工作在實際產品系統中，經過供電分布網絡將電源能量輸送到芯片管腳處，在芯片管腳處的電壓的波動，或者簡單說是電源輸出的末端的電壓的波動。
電源噪聲從輸出端經過供電網路 (PDN)
傳輸后到芯片管腳除了電源本身的紋波之外可能增加或者耦合進了其它電路部件的干擾比如時鐘的串擾，以及電路本身工作過程中帶來的其他噪聲，典型的比如DDR 總線工作時的
SSN 噪聲 ( Simultaneous Switching Noise ) 或者地彈 ( Ground Bounce ) 等。
通常電源紋波頻率由 MOSFET切換頻率決定，在幾百 KHz 到MHz 級別，時鐘串擾帶來的電源噪聲頻率則在幾十 MHz 到百MHz 左右，而
SSN噪聲則與總線或者信號傳輸的切換頻率有關，最高可能達 GHz 級別，比如
DDR4總線切換頻率可能達2GHz左右。因此可見電源紋波通常在低頻段，而電源噪聲則要考慮到更高頻段。
干凈的電源是數字電路穩定工作的前提，為確保電源供應的質量，必須對電源的紋波和噪聲進行測量。
傳統上，工程師通常只是對電源紋波進行測量而忽視電源噪聲的測量。而隨著近幾年電路集成規模和信號頻率的日益提高以及對低功耗的追逐，導致信號環境日趨復雜，同時信號幅度和電源供電幅度均大幅下降，相應地對電源紋波和噪聲的要求日益提高。
以 DDR4 規范 JESD79-4A 為例，VDDQ_DC 值僅為 1.2V，而 DQVref 相關參數值均有嚴格的范圍：
表 1. DDR4 標準中 DQ 內部 Vref 規范表
事實上，近年來隨著高速串行信號速率發展到幾十個
Gbps，電源完整性的重要性正在日益凸顯。電源紋波和噪聲的干擾是影響高速數字串行總線傳輸質量的主要因素之一，電源紋波和噪聲的測試是電源完整性的一個重要方面。
電源紋波和噪聲測試工具的挑戰和方案
面對如今嚴峻的電源紋波和噪聲測試挑戰，又該如何應對?
工欲善其事，必先利其器。為了測試到 2GHz 左右的電源噪聲首先您必須有一臺帶寬達 2GHz
的高精度低噪聲示波器和探頭組合，其次您還需要掌握一定的測試技巧。
為什么示波器的本底噪聲在當下的高精源度的電紋波和噪聲測試中如此重要呢?
探頭和示波器前端噪聲引入的測量誤差
如上圖所示，被測信號在耦合探頭和示波器前端的噪聲后最終在示波器上顯示的波形也許與原始形狀發生很大的變化，也就是說由于測量系統的原因帶來很大的測試誤差。如果發生這種情況，顯然測量工作反而會帶來嚴重的誤導!
另外進行電源紋波和噪聲測試推薦采用衰減比為 1:1 的示波器探頭，因為 1:1
衰減比的探頭對信號沒有衰減那么在示波器里也不會再進行放大，因此不會放大示波器前端的本底噪聲。如下圖示，采用最常見的 10:1
衰減探頭信號噪聲明顯偏大，另外如果示波器本身的垂直刻度最小可設置為 1mV/Div，那么采用 10:1 探頭則垂直刻度會自動設置為 10mV/Div，如果想測試
10mV 級別的紋波或噪聲顯然精度是無法保證的，而采用 1:1 探頭時垂直刻度則依然可以最小設置到 1mV/Div。
10:1 與 1:1 探頭的差異
下面是關于一個電源噪聲分析的案例：
現象：在電路中，在IC的電源引腳處經常會使用磁珠與板卡上面的其他電源隔離，還能達到抑制高頻噪聲，減小電源紋波的目的;但有的電路里面的電源器件串接磁珠反而會增加電源紋波，即出現電源后端的噪聲明顯要大于磁珠前段的噪聲。
理想模型分析：
在高頻段，阻抗由電阻成分構成，隨著頻率升高，磁芯的磁導率降低，導致電感的電感量減小，感抗成分減小
但是，這時磁芯的損耗增加，電阻成分增加，導致總的阻抗增加，當高頻信號通過鐵氧體時，電磁干擾被吸收并轉換成熱能的形式耗散掉。
一般磁珠的參數會標稱高頻的電阻值，但往往大家只關注這個參數，而忽略其低頻的電感值。
所以，這個電路中，我們理想的模型是一個RC濾波電路：
我們希望我們的濾波電路，能夠把高頻部分濾掉。
假設我們有一個標稱100歐姆的磁珠，就表示這個磁珠在100MHz時的電阻為100歐，在直流時為0歐，所以可以建立以下是用于快速理解的磁珠模型：
可見，在直流時，L將R短路，因此磁珠就表現為0歐。而當高頻的噪聲通過時，L近似為無窮大，因此磁珠就表現為一個100歐的電阻。但是從實際測試的效果來看，并不是如我們所愿。
實際模型分析：
鐵氧體可以等效為一個電感與電阻并聯，在低頻與高頻時分別呈現不同的特性。
磁珠在低頻段，阻抗由電感的感抗構成，低頻時R很小，磁芯的磁導率較高，因此電感量較大，L起主要作用，電磁干擾被反射而受到抑制，并且這時磁芯的損耗較小，整個器件是一個低損耗、高Q特性的電感，這種電感容易造成諧振因此在低頻段，有時可能出現使用鐵氧體磁珠后干擾增強的現象。
如果我們的負載又比較小的時候，整個電路就是一個LC電路。下圖為磁珠的阻抗曲線。
如果我們選擇的電容，和磁珠正好是以下這種情況。并且開關電源的開關頻率又在諧振頻率附近。那么就出現了“諧振”，也就是輸入信號，在這個頻點被放大。
那么我們就需要把這個諧振點降低頻率，遠離開關頻率。讓電源紋波在這個濾波電路的衰減區。這就需要增加電容的容值。
有的朋友經過計算，覺得自己的電路諧振點應該是小于開關頻率的，但是實際測試，還是比預想的頻率要大。這是為什么呢?
直流電壓值變大了，電容值變小(耐壓范圍以內)
在給出的多種電容類型中，最常用的是X5R、X7R。所有的型號在環境條件變化時都會出現電容值變化。尤其Y5V在整個環境條件區間內，會表現出極大的電容量變化。
當電容公司開發產品時，他們會通過選擇材料的特性，使電容能夠在規定的溫度區間，工作在確定的變化范圍內。
當我們在電容兩端加上電壓時，我們發現電壓就會導致電容值的變化(在耐壓范圍以內)。電容隨著設置條件的變化量是如此之大。我選擇的是一只工作在12V偏壓下的耐壓16V電容。數據表顯示，4.7-μF電容在這些條件下通常只提供1.5μF的容量。
我們可以看到，不同的型號，不同的耐壓，不同的封裝的電容，隨著電壓上升的下降趨勢。
